




El  $\mu$ P 68000

---

# El $\mu$ P 68000

1. Características generales
2. Modos de direccionamiento
3. Repertorio de instrucciones
4. Técnicas de programación
5. Lenguaje ensamblador



# Características generales


# Características generales

---

- Diseño VLSI, tecnología HMOS.
- Arquitectura interna de 32 bits.
- Bus de datos de 16 bits.
- Bus de direcciones de 23 bits (8 Mwords / 16 Mbytes).
- 16 registros de 32 bits (8 de datos y 8 de direcciones).
- 56 tipos de instrucciones.
- 14 modos de direccionamiento.
- Cinco tipos de datos.
- Dos modos de privilegio.
- Transferencia de datos de forma asíncrona.
- Interrupciones vectorizadas con siete niveles de prioridad.
- E/S mapeada en memoria.


# Historia y evolución

- Primer miembro de la familia 680X0, fruto del proyecto MACSS.
- Diseñado pensando en el futuro: compatibilidad hacia adelante.
- Utilizado en estaciones de trabajo, ordenadores personales, impresoras láser...





# Modelo del programador

## Registros de datos



## Registros de direcciones



# Tipos de datos

---

- Bits: bits individuales tanto en memoria como en registros de datos.
- Bytes: datos de 8 bits, en memoria y en registros de datos.
- Words: datos de 16 bits, en memoria, registros de datos y registros de direcciones.
- Long words: datos de 32 bits, en memoria, registros de datos y registros de direcciones.
- BCD: grupos de dos dígitos decimales de 4 bits cada uno.






# Registros de datos y direcciones

- Registros de datos (D0-D7):

- Bits (0-31)
- Bytes (8 bits más bajos)
- Words (16 bits más bajos)
- Long words (registro completo)
- BCD (dos dígitos en los 8 bits más bajos)

- Registros de direcciones (A0-A7):

- Words (16 bits más bajos) y long words (registro completo)
- Al almacenar una word se le extiende su signo a 32 bits, afectando a todo el registro.





# Registro de estado (SR)




- C: Carry (llevada).
- V: Overflow (desbordamiento).
- Z: Zero (resultado cero).
- N: Negative (signo negativo).
- X: Extend (extensión).
- T: Trace (traza).
- S: Supervisor.
- I<sub>2</sub>, I<sub>1</sub>, I<sub>0</sub>: prioridad frente a interrupciones (0 a 7).
- Byte alto sólo modificable en modo supervisor.

# Espacio de direcciones

---

- Consta de 8 Mwords ( $2^{23}$ ) o 16 Mbytes.
- Los dos bytes de cada word se pueden direccionar independientemente  
⇒ las direcciones que maneja el 68000 son de bytes.
- El 68000 puede leer o escribir:
  - Bytes (utilizando sólo la mitad superior o inferior del bus de datos).
  - Words (utilizando todo el bus de datos).
  - Long words (realizando dos ciclos de word consecutivos).

# Espacio de direcciones




- Si se transfiriere una word (o long word), "A0" debe ser cero.
- Si es un byte y "A0" es 0 (dirección par), se activa la línea  $\overline{UDS}$  y la transferencia se realiza por las líneas D8...D15.
- Si es un byte y "A0" es 1 (dirección impar), se activa la línea  $\overline{LDS}$  y la transferencia se realiza por las líneas D0...D7.

# Espacio de direcciones




MOVE.B \$00226318, D0 → D0



MOVE.B \$00226319, D0 → D0



MOVE.W \$00226318, D0 → D0




MOVE.L \$00226318, D0 → D0



Modelo "Big Endian"

# Espacio de direcciones

El 68000 emplea aritmética de 32 bits con signo para las direcciones:



Direcciones cortas: de `FFFF8000` a `FFFFFFF`, y de `00000000` a `00007FFF` (16 bits)

Direcciones largas: de `80000000` a `FFFFFFF`, y de `00000000` a `7FFFFFFF` (32 bits)

Direccionable por el 68000: de `FF800000` a `FFFFFFF`, y de `00000000` a `007FFFFFFF` (24 bits)

# Instrucciones y operandos

- Hay instrucciones sin operandos (pocas), con un solo operando (el **destino**), o con dos operandos (el **origen** y el **destino**).
- Ejemplo: instrucción CLR ("clear"):

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	0	0	0	1	0	tamaño	espec. op. destino						

CLR.W (A3) :

								word	modo=(An)			registro n=3			
0	1	0	0	0	0	1	0	0	1	0	1	0	0	1	1

CLR.B (\$031A5C).L :

								word	modo=(XXX).L						
0	1	0	0	0	0	1	0	0	0	1	1	1	0	0	1
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1
0	0	0	1	1	0	1	0	0	1	0	1	1	1	0	0

# Modos de direccionamiento

# Modos de direccionamiento

---

- Registro:
  - Datos
  - Direcciones
- Directo a memoria:
  - Absoluto corto
  - Absoluto largo.
- Indirecto a memoria:
  - Por registro de direcciones.
  - Con postincremento.
  - Con predecremento.
  - Con desplazamiento.
  - Con desplazamiento e índice.
- Relativo al contador de programa:
  - Con desplazamiento
  - Con desplazamiento e índice.
- Inmediato:
  - Inmediato normal.
  - Inmediato rápido.
- Implícito.

**14 modos en total.**



# Modos de direccionamiento

---

- Clasificación de los modos de direccionamiento:
  - Datos: si se emplea para acceder a operandos con datos.
  - Memoria: si se emplea para acceder a operandos en memoria.
  - Alterable: si permite modificar el operando.
  - Control: si puede emplearse para acceder a datos sin que importe su tamaño.

# Modos de direccionamiento

Modo de direccionamiento	Datos	Memoria	Alterable	Control
Registro de datos	X		X	
Registro de direcciones			X	
Indirecto por registro	X	X	X	X
Indirecto por registro con postincremento	X	X	X	
Indirecto por registro con predecremento	X	X	X	
Indirecto por registro con desplazamiento	X	X	X	X
Indirecto por registro con desplazamiento e índice	X	X	X	X
Absoluto corto	X	X	X	X
Absoluto largo	X	X	X	X
Relativo al PC con desplazamiento	X	X		X
Relativo al PC con desplazamiento e índice	X	X		X
Inmediato	X	X		

# Modos de direccionamiento

---

- Concepto de **dirección efectiva** (effective address):
  - Consiste en el lugar donde se encuentra el operando.
  - Si está en memoria, es la dirección de memoria donde se halla. Si está en un registro, es ese registro.
  - Cada modo de direccionamiento define la manera en que se calcula la dirección efectiva del operando correspondiente.
  - Especificación con seis bits: tres para modo y tres para registro.

# Directos a registro

---


## Registro de datos:

Cálculo:  $EA = Dn$

Sintaxis:  $Dn$

Modo: 000

Registro:  $n$




## Registro de direcciones:

Cálculo:  $EA = An$

Sintaxis:  $An$

Modo: 001

Registro:  $n$



# Indirectos a memoria por registro

---


Por registro de direcciones:

Cálculo:  $EA = (An)$

Sintaxis:  $(An)$

Modo: 010

Registro: n



# Indirectos a memoria por registro


Por registro de direcciones con postincremento:

Cálculo:  $EA = (An); An \leftarrow An+N$

Sintaxis:  $(An) +$

Modo: 011

Registro: n



Por registro de direcciones con predecremento:

Cálculo:  $An \leftarrow An-N; EA = (An)$

Sintaxis:  $-(An)$

Modo: 100

Registro: n



# Indirectos a memoria por registro


Por registro de direcciones con desplazamiento:

Cálculo:  $EA = (An) + d_{16}$

Sintaxis:  $d_{16} (An) 0 (d_{16}, An)$

Modo: 101

Registro: n



# Indirectos a memoria por registro


Por registro de direcciones con desplazamiento e índice:

Cálculo:  $EA = (An) + (Xm) + d_8$

Sintaxis:  $d_8 (An, Xm.S) 0 (d_8, An, Xm.S)$

Modo: 110

Registro: n





# Indirectos a memoria por registro

Formato de la word adicional de los modos de direccionamiento con desplazamiento e índice:

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D/A	registro			W/L	0	0	0	desplazamiento							

Bit 15: indicador del tipo de registro índice (0 → datos, 1 → direcciones)

Bits 14 a 12: número del registro índice (0 a 7)

Bit 11: tamaño del índice (0 → word, 1 → long)

Bits 10 a 8: siempre a 0

Bits 7 a 0: desplazamiento (número de 8 bits con signo)

# Directos a memoria


## Absoluto corto

Cálculo: se suministra la EA

Sintaxis:  $xxx.W \circ (xxx.W)$

Modo: 111

Registro: 000




## Absoluto largo

Cálculo: se suministra la EA

Sintaxis:  $xxx.L \circ (xxx.L)$

Modo: 111

Registro: 001



# Relativos al PC


## Relativo al PC con desplazamiento

Cálculo:  $EA = (PC) + d_{16}$

Sintaxis:  $d_{16} (PC) 0 (d_{16}, PC)$

Modo: 111

Registro: 010



# Relativos al PC


Relativo al PC con desplazamiento e índice:

Cálculo:  $EA = (PC) + (Xm) + d_8$

Sintaxis:  $d_8(PC, Xm.S) 0(d_8, PC, Xm.S)$

Modo: 111

Registro: 011



# Inmediatos




## Inmediato:

Cálculo: se suministra el operando

Sintaxis: #**xxx**

Modo: 111

Registro: 100




## Inmediato rápido:

Cálculo: se suministra el operando

Sintaxis: #**xx**

Codificación dependiente de la instrucción (ejemplo: **ADDQ #dato, <ea>**)



# Repertorio de instrucciones

# Repertorio de instrucciones

---

- 56 tipos de instrucciones.
- Fruto de un análisis exhaustivo para determinar los tipos de instrucciones más utilizados, y las formas más frecuentes de hacerlo.

Movimiento de datos	Aritmética de enteros	Aritmética BCD
Operaciones lógicas	Desplazamiento y rotación	Manipulación de bits
Control de programa	Control del sistema	Comunicaciones multiprocesador

# Movimiento de datos

Inst.	Sintaxis	Tam.	Restricciones	Operación	X N Z V C
MOVE	$ea_{org}, ea_{dst}$	BWL	$ea_{org}=*, ea_{dst}=DA$	origen→destino	- * * 0 0
MOVEA	$ea, An$	WL	—	origen→An	- - - - -
MOVEQ	$\#d_8, Dn$	B→L	—	$d_8 \rightarrow Dn$ (con ext. de signo)	- * * 0 0
MOVEM	$regs, ea$ $ea, regs$	WL	$ea=CA, -(An)$ $ea=C, (An)+$	$regs \rightarrow destino$ origen→regs	- - - - -
MOVEP	$Dn, d_{16}(An)$ $d_{16}(An), Dn$	WL	—	$Dn \rightarrow mem.$ byte a byte $mem. \rightarrow Dn$ byte a byte	- - - - -
LEA	$ea, An$	L	$ea=C$	$ea \rightarrow An$	- - - - -
PEA	$ea$	L	$ea=C$	$A7-4 \rightarrow A7; ea \rightarrow (A7)$	- - - - -
EXG	$R_i, R_j$	L	$R_{i,j}=Dn, An$	$R_i \leftrightarrow R_j$	- - - - -
LINK	$An, \#d_{16}$	L	—	$A7-4 \rightarrow A7; An \rightarrow (A7); A7 \rightarrow An; A7+d_{16} \rightarrow A7$	- - - - -
UNLK	$An$	L	—	$An \rightarrow A7; (A7) \rightarrow An; A7+4 \rightarrow A7$	- - - - -



# Aritmética de enteros

Inst.	Sintaxis	Tam.	Restricciones	Operación	X N Z V C
ADD	$ea, Dn$ $Dn, ea$	BWL	$ea=*$ $ea=MA$	$origen+destino \rightarrow destino$	* * * * *
ADDA	$ea, An$	WL	—	$origen+destino \rightarrow destino$	- - - - -
ADDI	$\#d, ea$	BWL	$ea=DA$	$d+destino \rightarrow destino$	* * * * *
ADDQ	$\#d_3, ea$	BWL	$ea=A, d_3=1..8$	$d_3+destino \rightarrow destino$	* * * * *
ADDX	$Dn, Dn$ $-(An), -(An)$	BWL	—	$origen+destino+X \rightarrow destino$	* * * * *
SUB	$ea, Dn$ $Dn, ea$	BWL	$ea=*$ $ea=MA$	$destino-origen \rightarrow destino$	* * * * *
SUBA	$ea, An$	WL	—	$destino-origen \rightarrow destino$	- - - - -
SUBI	$\#d, ea$	BWL	$ea=DA$	$destino-d \rightarrow destino$	* * * * *
SUBQ	$\#d_3, ea$	BWL	$ea=A, d_3=1..8$	$destino-d_3 \rightarrow destino$	* * * * *
SUBX	$Dn, Dn$ $-(An), -(An)$	BWL	—	$destino-origen-X \rightarrow destino$	* * * * *

# Aritmética de enteros

Inst.	Sintaxis	Tam.	Restricciones	Operación	X N Z V C
NEG	<i>ea</i>	BWL	<i>ea</i> =DA	0-destino→destino	* * * * *
NEGX	<i>ea</i>	BWL	<i>ea</i> =DA	0-destino-X→destino	* * * * *
CMP	<i>ea</i> , Dn	BWL	—	destino-origen	- * * * *
CMPA	<i>ea</i> , An	WL	—	destino-origen	- * * * *
CMPI	# <i>d</i> , <i>ea</i>	BWL	<i>ea</i> =DA	destino- <i>d</i>	- * * * *
CMPM	(An)+, (An)+	BWL	—	destino-origen	- * * * *
MULU MULS	<i>ea</i> , Dn	WW→L	<i>ea</i> =D	origen*destino→destino	- * * * 0
DIVU DIVS	<i>ea</i> , Dn	LW→W	<i>ea</i> =D	destino/origen→destino	- * * * 0
EXT	Dn	WL	—	extensión de signo 8→16 o 16→32	- * * 0 0
CLR	<i>ea</i>	BWL	<i>ea</i> =DA	0→destino	- 0 1 0 0





# Aritmética BCD

Inst.	Sintaxis	Tam.	Restricciones	Operación	X N Z V C
ABCD	Dn, Dn -(An), -(An)	B	—	origen <sub>10</sub> +destino <sub>10</sub> +X→destino <sub>10</sub>	* U * U *
SBCD	Dn, Dn -(An), -(An)	B	—	destino <sub>10</sub> -origen <sub>10</sub> -X→destino <sub>10</sub>	* U * U *
NBCD	ea	B	ea=DA	0-destino <sub>10</sub> -X→destino	* U * U *






# Operaciones lógicas

Inst.	Sintaxis	Tam.	Restricciones	Operación	X N Z V C
AND	$ea, Dn$ $Dn, ea$	BWL	$ea=D$ $ea=MA$	$origen \wedge destino \rightarrow destino$	- * * 0 0
ANDI	$\#d, ea$	BWL	$ea=DA$	$d \wedge destino \rightarrow destino$	- * * 0 0
OR	$ea, Dn$ $Dn, ea$	BWL	$ea=D$ $ea=MA$	$origen \vee destino \rightarrow destino$	- * * 0 0
ORI	$\#d, ea$	BWL	$ea=DA$	$d \vee destino \rightarrow destino$	- * * 0 0
EOR	$Dn, ea$	BWL	$ea=DA$	$origen \oplus destino \rightarrow destino$	- * * 0 0
EORI	$\#d, ea$	BWL	$ea=DA$	$d \oplus destino \rightarrow destino$	- * * 0 0
NOT	$ea$	BWL	$ea=DA$	$\overline{destino} \rightarrow destino$	- * * 0 0
TST	$ea$	BWL	$ea=DA$	$Destino - 0 \rightarrow destino$	- * * 0 0

# Desplazamiento y rotación

Inst.	Sintaxis	Tam.	Restricciones	Operación	X N Z V C
ASL	Dn, Dn #d <sub>3</sub> , Dn ea	BWL BWL W	- d <sub>3</sub> =1...8 ea=MA		* * * * *
ASR	Dn, Dn #d <sub>3</sub> , Dn ea	BWL BWL W	- d <sub>3</sub> =1...8 ea=MA		* * * * *
LSL	Dn, Dn #d <sub>3</sub> , Dn ea	BWL BWL W	- d <sub>3</sub> =1...8 ea=MA		- * * 0 *
LSR	Dn, Dn #d <sub>3</sub> , Dn ea	BWL BWL W	- d <sub>3</sub> =1...8 ea=MA		- * * 0 *

# Desplazamiento y rotación

Inst.	Sintaxis	Tam.	Restricciones	Operación	X N Z V C
ROL	Dn, Dn #d <sub>3</sub> , Dn ea	BWL BWL W	- d <sub>3</sub> =1...8 ea=MA		- * * 0 *
ROR	Dn, Dn #d <sub>3</sub> , Dn ea	BWL BWL W	- d <sub>3</sub> =1...8 ea=MA		- * * 0 *
ROXL	Dn, Dn #d <sub>3</sub> , Dn ea	BWL BWL W	- d <sub>3</sub> =1...8 ea=MA		* * * 0 *
ROXR	Dn, Dn #d <sub>3</sub> , Dn ea	BWL BWL W	- d <sub>3</sub> =1...8 ea=MA		* * * 0 *
SWAP	Dn	W	-		- * * 0 0

# Manipulación de bits

Inst.	Sintaxis	Tam.	Restricciones	Operación	X N Z V C
BTST	$Dn, ea$ $\#d, ea$	BL	$ea=DA$	$\overline{bit} \rightarrow Z$	- - * - -
BSET	$Dn, ea$ $\#d, ea$	BL	$ea=DA$	$\overline{bit} \rightarrow Z; 1 \rightarrow bit$	- - * - -
BCLR	$Dn, ea$ $\#d, ea$	BL	$ea=DA$	$\overline{bit} \rightarrow Z; 0 \rightarrow bit$	- - * - -
BCHG	$Dn, ea$ $\#d, ea$	BL	$ea=DA$	$\overline{bit} \rightarrow Z \rightarrow bit$	- - * - -

Tamaño BYTE si el operando destino está en memoria.

Tamaño LONG si el operando destino está en un registro de datos.

# Control de programa

Inst.	Sintaxis	Tam.	Restric.	Operación
<b>Condicionales</b>				
Bcc	<i>desp</i>	BW		Si $cc \Rightarrow PC+desp \rightarrow PC$
DBcc	$D_n, desp$	W		Si $\overline{cc} \Rightarrow D_{n-1} \rightarrow D_n$ ; si $D_n \neq -1 \Rightarrow PC+desp \rightarrow PC$
Scc	<i>ea</i>	B	$ea=DA$	Si $cc \Rightarrow 11111111_2 \rightarrow destino$ . Si $\overline{cc} \Rightarrow 0 \rightarrow destino$
<b>Incondicionales</b>				
BRA	<i>desp</i>	BW		$PC+desp \rightarrow PC$
BSR	<i>desp</i>	BW		$A7-4 \rightarrow A7; PC \rightarrow (A7); PC+desp \rightarrow PC$
JMP	<i>ea</i>	-	$ea=C$	$ea \rightarrow PC$
JSR	<i>ea</i>	-	$ea=C$	$A7-4 \rightarrow A7; PC \rightarrow (A7); ea \rightarrow PC$
NOP	-	-		-
<b>Retornos</b>				
RTS	-	-		$(A7) \rightarrow PC; A7+4 \rightarrow A7$
RTR	-	-		$(A7) \rightarrow CCR; A7+2 \rightarrow A7; (A7) \rightarrow PC; A7+4 \rightarrow A7$



# Control de programa

<b>CC</b>	<b>Significado</b>	<b>Comprobación</b>
T*	True	1
F*	False	0
NE	Not Equal	Z=0
EQ	Equal	Z=1
CC/HS	Carry Clear/Higher or Same	C=0
CS/LO	Carry Set/Lower	C=1
HI	Higher	$C=0 \wedge Z=0$
LS	Lower or Same	$C=1 \vee Z=1$
VC	Overflow Clear	V=0
VS	Overflow Set	V=1
PL	Plus	N=0
MI	Minus	N=1
GE	Greater or Equal	N=V
LT	Less Than	N≠V
GT	Greater Than	$(N=V) \wedge (Z=0)$
LE	Less or Equal	$(N \neq V) \vee (Z=1)$

\* No disponible para la instrucción Bcc

# Control del sistema


Inst.	Sintaxis	Tam.	Restricciones	Operación	X N Z V C
<i>Privilegiadas</i>					
MOVE	$\langle ea \rangle, SR$	W	$ea=D$	$origen \rightarrow SR$	* * * * *
ANDI	$\#dato, SR$	W	—	$dato \wedge SR \rightarrow SR$	* * * * *
ORI	$\#dato, SR$	W	—	$dato \vee SR \rightarrow SR$	* * * * *
EORI	$\#dato, SR$	W	—	$dato \oplus SR \rightarrow SR$	* * * * *
MOVE	USP, An An, USP	L	—	USP $\rightarrow$ An An $\rightarrow$ USP	— — — — —
RESET	—	—	—	Activa la señal RESET	— — — — —
STOP	$\#dato_{16}$	—	—	$dato_{16} \rightarrow SR; \text{ parar}$	* * * * *
RTE	—	—	—	$(SSP) \rightarrow SR; SSP+2 \rightarrow SSP;$ $(SSP) \rightarrow PC; SSP+4 \rightarrow SSP$	* * * * *

# Control del sistema


Inst.	Sintaxis	Tam.	Restricciones	Operación	X N Z V C
<i>Registro de condiciones</i>					
MOVE	$\langle ea \rangle, CCR$	W	$ea=D$	$origen(LSB) \rightarrow CCR$	* * * * *
MOVE	$SR, \langle ea \rangle$	W	$ea=DA$	$SR \rightarrow destino$	- - - - -
ANDI	$\#dato, CCR$	B	—	$dato \wedge CCR \rightarrow CCR$	* * * * *
ORI	$\#dato, CCR$	B	—	$dato \vee CCR \rightarrow CCR$	* * * * *
EORI	$\#dato, CCR$	B	—	$dato \oplus CCR \rightarrow CCR$	* * * * *
<i>Generación de "traps"</i>					
TRAP	$\#dato_4$	—	—	Excepción TRAP 0...15	- - - - -
TRAPV	—	—	—	$V=1 \Rightarrow$ excepción	- - - - -
CHK	$\langle ea \rangle, Dn$	W	$ea=D$	$Dn < 0$ o $Dn > origen \Rightarrow$ excepción	- * U U U
<i>Comunicaciones multiprocesador</i>					
TAS	$\langle ea \rangle$	B	$ea=DA$	$destino-0;1 \rightarrow$ bit 7 del destino	- * * 0 0

# Buses y señales

# Señales del 68000



# Ciclo de lectura



# Ciclo de escritura

